Percobaan 2 : T Flip Flop dan Aplikasinya
1. Jurnal
[Kembali]
.png)
2. Alat dan Bahan [Kembali]
2.1. Module D'Lorenzo :
2.1.1. Panel 2203S.
- IC J-K Flip Flop.
Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
2.1.2. Panel 2203D.
- Power Supply.
- Input Switch.
2.2. Jumper
3. Rangkaian [Kembali]
Gambar Ranngkaian Percobaan Modul D'Lorenzo
4. Prinsip Kerja [Kembali]
Pada rangkaian T flip-flop ini merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki output Q dan Q' toogle (bisa berlogika "1 dan 0" atau "0 dan 1") ketika inputannya high dan outputnya akan tetap jika inputannya low.
Berdasarkan percobaan gambar diatas dimana rangkaian T flip flop menggunakan JK flip flop dengan switch B1 terhubung clock, switch B2 terhubung input S dan switch B0 terhubung input R, lalu input J dan K terhubung switch yang 2 inputan switchnya akan berlogika 1 atau 0 sesuai pengaturan switch ke power atau ke ground.
5. Video Percobaan[Kembali]
6. Analisis[Kembali]
Percobaan 2:
1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?
Ketika B1 diganti clock, maka B2 diganti dengan posisi B1 yang set (S), pada posisi ini tidak ada terjadi perubahan apapun karena hanya terjadi pergantian input saja yang di mana nantinya B1 inputannya akan bekerja sesuai input B2 sebelumnya dan B2 inputnya akan bekerja sesuai input B1 sebelumnya, sehingga untuk hasil percobaan akan sama, tidak ada yang berubah sesuai data pada jurnal.
2. Bandingkan hasil percobaan dengan teori!
Pada perbandingannya, berdasarkan teori input T flip-flop merupakan input JK flip-flop yang disatukan sehingga saat input T flip flop diberikan, maka akan diperoleh output Toogle pada Q dan Q'. Jika kita bandingkan berdasarkan teori, jika input T = 1, maka output Q = 0 dan Q' = 1 atau sebaliknya (tergantung aktif clock).
Berdasarkan percobaan terdapat kesesuaian dengan teori di mana saat input sinkron dengan input T (J dan K) diberi input tegangan (berlogika 1), maka dengan pengaturan pemicu clock aktif (rise time atau fall time) akan diperoleh output Q dan Q' toogle pada jurnal.
Sehingga antara hasil percobaan dan teori diperoleh perbandingan hasil yang sebanding atau setara, maka antara percobaan dan teori terbukti.
3. Apa fungsi masing-masing kaki Flip-Flop yang digunakan?
Pada percobaan 2, jenis flip-flop yang digunakan yaitu JK flip-flop yang dimana dirangkai menjadi T flip-flop dengan input J dan K digabung jadi satu. Fungsi masing-masing kakinya yaitu :
- Kaki S yaitu set berfungsi sebagai pengatur nilai masukan yang mempengaruhi terhadap output Q. Pada flip-flop yang digunakan input set aktif low, sehingga saat diberi input low (berlogika nol), maka set aktif dan Q akan berlogika 1 serta Q' berlogika nol.
- Kaki R yaitu reset berfungsi sebagai pengatur ulang kembali ke logika 0 terhadap output Q. Pada flip-flop yang digunakan input reset aktif low sehingga saat diberi input low berlogika nol maka reset aktif dan Q akan berlogika nol serta Q' berlogika 1.
- Kaki J yaitu inputan sinkron yang akan aktif ketika input S dan R nonaktif. Kaki J bekerja seperti kaki S saat asinkron yaitu sebagai set pengatur masukan terhadap keluaran Q. Pada flip flop yang digunakan, input J aktif high sehingga saat diberi input High (berlogika 1), maka J aktif dan Q akan berlogika 1 serta Q' berlogika nol.
- Kaki K yaitu inputan sinkron yang akan aktif ketika input S dan R non aktif. Kaki K bekerja seperti kaki R saat asinkron, yaitu sebagai reset pengatur ulang terhadap keluaran Q kembali ke logika 0. Pada flip-flop yang digunakan, input K aktif high sehingga saat diberi input High (berlogika 1), maka K aktif dan Q akan berlogika nol serta Q' berlogika 1.
- Kaki clock yaitu merupakan inputan gelombang digital yang akan aktif pada dua kondisi yaitu rise time dan fall time yang di mana jika salah satu kondisi aktif maka input JK akan terbaca oleh output namun ketika kondisi nonaktif maka output akan tetap. Pada percobaan, input clock yaitu aktif low sehingga akan aktif pada kondisi fall time, sehingga saat proses terjadinya input JK berlogika 1 ( T flip-flop ), maka akan diperoleh output Toogle dengan pengaturan clock bolak-balik saklarnya untuk membuktikan saat kondisi fall time akan diperoleh output toogle
7. Download[Kembali]